国内EDA领军企业正式发布覆盖数字前端综合、形式验证及模拟电路瞬态分析的新一代工具链。新版本针对7纳米及以下先进制程进行了底层算法重构，在静态时序分析与功耗建模精度上已达到国际一线水准。实测数据显示，使用该套件可将复杂SoC芯片的设计迭代周期缩短近三成。近年来，在国家大基金三期定向注资与高校微电子学科扩招的双重推动下，国产EDA企业迅速补齐了物理仿真与签核环节的短板。工具链的成熟正逐步瓦解海外巨头的技术垄断，为本土芯片设计产业筑牢安全底座。
关键要点
- 国内EDA厂商发布覆盖数字前端与模拟仿真的新一代工具链
- 底层算法重构使时序分析与功耗建模精度达国际一线水准
- 实测可将复杂SoC设计迭代周期缩短近三成大幅提效
- 大基金注资与高校人才注入正逐步瓦解海外巨头技术垄断
